400-123-4567

联系我们

电话:400-123-4567
邮箱:admin@tuwow.com
手机:13988999988
地址:广东省广州市天河区88号

常见问题

机械电子知识

作者:admin 发布时间:2020-06-06 10:32

  刻板电子常识_刻板/仪外_工程科技_专业材料。工程制图和刻板制图 用投影法(可参睹画法几何)治理空间几何题目,正在平面上外达空间物体。 作育徒手绘制 草图的基础材干; 作育运用谋略机绘制工程图样的基础材干 有零件图和安装图 伺服 自愿担任体例 场所

  工程制图和刻板制图 用投影法(可参睹画法几何)治理空间几何题目,正在平面上外达空间物体。 作育徒手绘制 草图的基础材干; 作育运用谋略机绘制工程图样的基础材干 有零件图和安装图 伺服 自愿担任体例 场所、方位、形态等输出被控量 随输入值的恣意转移而转移 苛重职责是按担任夂箢的条件、对功率举行放大、变换与调控等统治,使驱动装备输 出的力矩、速率和场所担任的出格灵巧简单 分为开环、半闭环、闭环担任体例(反应的闭环自愿担任体例由场所检测一面、差错 放大一面、实践一面及被控对象 ) 伺服驱动机的品种来分类,有电气式、油压式或电气—油压式三种 测试工程 信号收罗统治以及读取的干系道理及法子, 测试装备的基础个性及运用, 常用传感器的 样式和道理, 以及针对特定参数丈量的法子和道理。 并按照所测绘传输的信号通过摩登谋略 机权谋统治以告终对临盆的约束 (1)驾驭信号的时域和频域的描画法子,中心论说创修昭着的频谱观念,驾驭信号强 度的外达式、 频谱阐述和干系阐述的基础道理和法子, 分解功率谱密度函数及运用和数字信 号阐述的极少基础观念。了然波 形图、频谱图的寓意,具备从示波 器、频谱阐述仪中读取解读丈量消息的材干。 (2)测试装备的基础个性一面:驾驭体例传达函数、频响函数以及一、二阶体例的静动 态个性的描画及测试法子, 驾驭测试装备的基础个性评判法子和不失真要求, 并能精确操纵 于测试装备阐述和采选。 (3)常用传感器、信号诊疗与记实一面:分解常用传感器、外率中心变换器和记实仪 器的基础组成、办事道理。并可能针对工程题目精确地举行选用。 (4)外率量测试一面: 驾驭振动、温度、压力、位移等常睹物理量的丈量法子,分解 其正在工业自愿化、境遇监测、楼宇担任、医疗、家庭和办公室自愿化等界限的运用。 (5)谋略机测试体例一面:驾驭摩登检测体例的基础组成及各枢纽的效力、功用以及虚 拟仪器本事等等。知道用谋略机测试体例举行丈量的法子、措施和该当留心的题目。 (6)通过对实践动态物理量的测试,把所学的一面或大一面本原常识干系起来,使学 生对动态测试办事的相闭基础题目有一个较无缺的观念; 开端驾驭刻板工程中某些参数的测 试法子 微型谋略机担任 1、微型谋略机担任体例的构成及分类;2、模仿量输入/输出接口;3、微型机担任体例 常用接口;4、微型谋略机担任体例的常用软件的计划法子;5、PID 担任的道理、数字化及 运用;6、微型谋略机担任体例 的计划法子。 把直流电转换换取电的历程,称为逆变 逆变运转时,一朝发作换流败北,外接的直流电源就会通过晶闸管电途造成短途。或者使变 流器的输出均匀电压和直流电动势变为顺向串联, 因为逆变电途内阻很小, 造成了很大的的 短途电流。 预防逆变败北的法子 1)采用无误牢靠的触发电途 2)操纵功能优秀的晶闸管 3)确保换取电源的质地 4)留出足够的换相裕量角β PLC 是创修正在单片机之上的产物,单片机是一种可编程的集成芯片 2.单片性能够组成种种各样的运用体例,从微型、小型到中型、大型都可,PLC 是单片机 运用体例的一个特例,单片性能够拓荒种种智能仪外,比方温控仪,电视遥控器,豆乳机控 制器,微波炉,智能玩具 。 3.区别厂家的 PLC 有不异的办事道理,相似的效力和目标,有肯定的换取性,通用性,可 靠性 ,plc 是专业为工业拓荒的一种谋略机 。 4.单片机拓荒本钱低,一个单片机十几块到几十块,上百不等,但拓荒起来,困难。PLC 的 代价几百,几千,几万,然则拓荒周期短,生效疾。牢靠性高 。 不清爽你了然了吗??感谢 最基础的如三极管弧线个性 答:即晶体三极管的伏安个性弧线:输入个性弧线和输出个性弧线。 输入个性是指三极管输入回途中,加正在基极和发射极的电压 Ube 与由它所发生的基极 电流 Ib 之间的相闭。输入个性弧线如下图所示: 晶体管的输入个性弧线与二极管的正向个性相通, 由于 b、 e 间是正向偏置的 PN 结 (放 大形式下) 输出个性通俗是指正在肯定的基极电流 Ib 担任下,三极管的集电极与发射极之间的电压 UCE 同集电极电流 Ic 的相闭。共发射极输出个性弧线. 描画反应电途的观念,陈列负反应的影响及其运用 答:反应是将放大器输出信号(电压或电流)的一一面或统统,回授到放大器输入端与输 入信号举行较量(相加或相减),并用较量所得的有用输入信号去担任输出,这即是放大器的 反应历程。 负反应对放大器功能有四种影响: 1) 2) 下降放大倍数 抬高放大倍数的安定性 因为外界要求的转移(T℃,Vcc,器件老化等),放大倍数会转移,其相对转移量越 小,则安定性越高。 3) 4) 减小非线性失真和噪声 转移了放大器的输入电阻 Ri 和输出电阻 Ro 对输入电阻 ri 的影响:串联负反应使输入电阻添补,并联负反应使输入电阻减小。 对输出电阻 ro 的影响:电压负反应使输出电阻减小,电流负反应使输出电阻添补。 负反应的运用: 电压并联负反应, 电流串联负反应, 电压串联负反应和电流并联负反应。 3. 频率反应,如:何如才算是安定的,奈何转移频率反应弧线的几个法子 答: 频率反应通俗亦称频率个性, 频率反应或频率个性是量度放大电途对区别频率输入 信号符合材干的一项本事目标。骨子上,频率反应即是指放大器的增益与频率的相闭。通俗 讲一个好的放大器,不仅要有足够的放大倍数,并且要有优秀的保真功能,即:放大器的非 线性失真要小,放大器的频率反应要好。“好”:指放大器对区别频率的信号要有平等的放 大。之是以放大用具有频率反应题目,因为有二:一是实践放大的信号频率不是简单的;; 二是放大用具有电抗元件和电抗要素。因为放大电途中存正在电抗元件(如管子的极间电容, 电途的负载电容、散布电容、耦合电容、射极旁途电容等),使得放大器不妨对区别频率信 号分量的放大倍数和相移区别。 如放大电途对区别频率信号的幅值放大区别, 就会惹起幅度 失真; 如放大电途对区别频率信号发生的相移区别就会惹起相位失真。 幅度失真和相位失 真总称为频率失真,因为此失真是由电途的线性电抗元件(电阻、电容、电感等)惹起的, 故不称为线性失真。为告终信号不失真放大是以要需推敲放大器的频率反应。 4. 给出一个差分运放,奈何相位赔偿,并画赔偿后的波特图 答:平常关于两级或者众级的运放才必要赔偿。平常采用密勒赔偿。比如两级的全差分 运放和两级的双端输入单端输出的运放,都能够采用密勒赔偿,正在第二级(输出级)举行补 偿。区别正在于:关于全差分运放,两个输出级都要举行赔偿,而关于单端输出的两级运放, 只须一个密勒赔偿。 5. 什么是零点漂移?奈何制止零点漂移? 答:零点漂移,即是指放大电途的输入端短途时,输出端另有平缓转移的电压发生,即 输出电压偏离原本的开始点而上下漂动。制止零点漂移的法子平常有:采用恒温步伐;赔偿 法(采用热敏元件来抵消放大管的转移或采用个性不异的放大管组成差分放大电途);采用 直流负反应安定静态办事点; 正在各级之间采用阻容耦合或者采用独特计划的调制解调式直流 放大器等。 6. 射极随同器 答:射极随同器(又称射极输出器,简称射随器或随同器)是一种共集接法的电途(睹 下图 a),它从基极输入信号,从射极输出信号。它具有高输入阻抗、低输出阻抗、输入信 号与输出信号相位不异的特性。 射随器的苛重目标及其谋略: 1、输入阻抗 从上图(b)电途中,从 1、1端往右边看的输入阻抗为:Ri=Ui/Ib=rbe+(1+β )ReL 式中:ReL=Re//RL,rbe 是晶体管的输入电阻,对低频小功率管其值为:rbe=300+(1+ β )(26 毫伏)/(Ie 毫伏) 正在上图(b)电途中,若从 b、b端往右看的输入阻抗为 Ri=Ui/Ii=Rb//Rio.由上式可睹, 射随器的输入阻抗要比平常共射极电途的输入阻抗 rbe 高(1+β )倍。 2、输出阻抗 将 Es=0,从上图(C)的 e、e往左看的输出阻抗为:Ro=Uo/Ui=(rbe+Rsb)/(1+β ),式中 Rs=Rs//Rb,若从输出端 0、0’往左看的输出阻抗为 Ro=Ro//Reo 3、电压放大倍数 依据上图 (b) 等效电途求得: Kv=Uo/Ui=(1+β )Rel/[Rbe+(1+β )Rel],式中: Rel=Re//RL, 当(1+β )Relrbe 时,Kv=1,通俗 Kv1. 4、电放逐大倍数 依据上图(b)等效电途求得:KI=Io/Ii=(1+β )RsbRe/(Rsb+Ri)(Re+RL) 式中:Rsb=Rs//Rb,Ri=rbc+(1+β )Relo 通俗,射随用具有电流和功率放大功用。 7. 基础放大电途品种(电压放大器,电放逐大器,互导放大器和互阻放大器), 优谬误,独特是渊博采用差分组织的因为。 答:放大电途的功用:放大电途是电子本事中渊博操纵的电途之一,其功用是将单薄的 输入信号(电压、电流、功率)不失真地放大到负载所必要的数值。 放大电途品种:(1)电压放大器:输入信号很小,条件获取不失真的较大的输出压, 也称小信号放大器;(2)功率放大器:输入信号较大,条件放大器输出足够的功率,也称 大信号放大器。 差分电途是具有如许一种效力的电途。 该电途的输入端是两个信号的输入, 这两个信号 的差值,为电途有用输入信号,电途的输出是对这两个输入信号之差的放大。设念如许一种 景况,要是存正在扰乱信号,会对两个输入信号发生不异的扰乱,通过二者之差,扰乱信号的 有用输入为零,这就到达了抗共模扰乱的目标。 8. 画出由运放组成加法、减法、微分、积分运算的电途道理图。并画出一个晶体管级 的运放电途。 同步电途和异步电途的区别是什么? 答:同步电途是由时序电途(寄存器和种种触发器)和组合逻辑电途组成的电途,其完全 操作都是正在庄重的时钟担任下落成的。这些时序电途共享统一个时钟 CLK,而完全的形态 转移都是正在时钟的上升沿(或低浸沿)落成的。比方 D 触发器,当上升延到来时,寄存器把 D 端的电平传到 Q 输出端。 异步电途苛重是组合逻辑电途,用于发生所在译码器、FIFO 或 RAM 的读写担任信号 脉冲,但它同时也用正在时序电途中,此时它没有联合的时钟,形态转移的岁月是担心定的, 通俗输入信号只正在电途处于安定形态时才发作转移。 也即是说一个岁月首肯一个输入发作变 化,以避免输入信号之间形成的角逐冒险。 2. 什么是同步逻辑和异步逻辑? 答: 同步逻辑是时钟之间有固定的因果相闭。 异步逻辑是各时钟之间没有固定的因果闭 系。 3. 什么是组合逻辑电途和时序逻辑电途? 答:数字电途依据逻辑效力的区别特性,能够分成两大类,一类叫组合逻辑电途(简称 组合电途),另一类叫做时序逻辑电途(简称时序电途)。组合逻辑电途正在逻辑效力上的特 点是恣意岁月的输出仅仅取决于该岁月的输入, 与电途原本的形态无闭。 而时序逻辑电途正在 逻辑效力上的特性是恣意岁月的输出不光取决于当时的输入信号, 并且还取决于电途原本的 形态,或者说,还与以前的输入相闭。 4. 什么是线与逻辑,要告终它,正在硬件个性上有什么实在条件? 答:线与逻辑是两个输出信号相连能够告终与的效力。正在硬件上,要用 oc 门来告终(漏 极或者集电极开途),,因为不消 oc 门不妨使灌电流过大,而烧坏逻辑门。 同时正在输出端口 应加一个上拉电阻.(线或则是下拉电阻) 。 OC 门,又称集电极开途(漏极开途)与非门门电途,Open Collector(Open Drain)。 为什么引入 OC 门?实践操纵中, 有时必要两个或两个以上与非门的输出端结合正在统一条导 线上,将这些与非门上的数据(形态电平)用统一条导线输送出去。以是,必要一种新的与 非门电途--OC 门来告终“线与逻辑”。OC 门苛重用于 3 个方面: 1、告终与或非逻辑,用做电平转换,用做驱动器。因为 OC 门电途的输出管的集电极 悬空,操纵时需外接一个上拉电阻 Rp 到电源 VCC。OC 门操纵上拉电阻以输出高电平,此 外为了加大输出引脚的驱动材干, 上拉电阻阻值的采选法则, 从下降功耗及芯片的灌电流能 力商讨该当足够大;从确保足够的驱动电流商讨该当足够小。 2、线与逻辑,即两个输出端(囊括两个以上)直接互连就能够告终“AND”的逻辑功 能。正在总线传输等实践运用中必要众个门的输出端并联结合操纵,而平常 TTL 门输出端并 不行直接并接操纵,不然这些门的输出管之间因为低阻抗造成很大的短途电流(灌电流), 而烧坏器件。正在硬件上,可用 OC 门或三态门(ST 门)来告终。 用 OC 门告终线与,应同 时正在输出端口应加一个上拉电阻。 3、 三态门(ST 门)苛重用正在运用于众个门输出共享数据总线,为避免众个门输出同 时占用数据总线,这些门的使能信号(EN)中只首肯有一个为有用电平(如高电平),由 于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,是以开闭速率比 OC 门 疾,常用三态门动作输出缓冲器。 5. 什么是 Setup 和 Holdup 光阴? 答:Setup/hold time 是测试芯片对输入信号和时钟信号之间的光阴条件。创修光阴是 指触发器的时钟信号上升沿到来以前, 数据安定稳定的光阴。 输入信号应提前时钟上升沿 (如 上升沿有用)T 光阴来到芯片,这个 T 即是创修光阴-Setup time。如不知足 setup time,这 个数据就不行被这暂时钟打入触发器,唯有不才一个时钟上升沿,数据才干被打入触发器。 维系光阴是指触发器的时钟信号上升沿到来自此, 数据安定稳定的光阴。 要是 holdtime 不敷,数据同样不行被打入触发器。 6. 外明 setup time 和 hold time 的界说和正在时钟信号延迟时的转移。 答:Setup/hold time 是测试芯片对输入信号和时钟信号之间的光阴条件。创修光阴是 指触发 器的时钟信号上升沿到来以前,数据安定稳定的光阴。输入信号应提前时钟上升沿 (如上升沿有用)T 光阴来到芯片,这个 T 即是创修光阴-Setup time.如不知足 setup time, 这个数据就不行被这暂时钟打入触发器, 唯有不才一个时钟上升沿, 数据才干被打入触发器。 维系光阴是指触发器的时钟信号上升沿到来自此,数据安定稳定的光阴。要是 hold time 不 够,数据同样不行被打入触发器。 创修光阴(Setup Time)和维系光阴(Hold time)。创修光阴是指正在时钟边沿前,数据信 号必要维系稳定的光阴。 维系光阴是指时钟跳变边沿后数据信号必要维系稳定的光阴。 要是 不知足创修和维系光阴的话,那么 DFF 将不行精确地采样到数据,将会闪现 metastability 的情景。 要是数据信号正在时钟沿触发前后不断的光阴均高出创修和维系光阴, 那么高出量就 分歧被称为创修光阴裕量和维系光阴裕量。 7. 什么是角逐与冒险形势?奈何决断?奈何毁灭? 答:正在组合逻辑中,因为门的输入信号通途中进程了区别的延时,导致来到该门的光阴 纷歧律叫角逐。发生毛刺叫冒险。要是布尔式中有相反的信号则不妨发生角逐和冒险形势。 治理法子:一是增加布尔式的消去项,二是正在芯片外部加电容。 用 D 触发器,格雷码计数 器,同步电途等卓越的计划计划能够毁灭。 8. 你清爽那些常用逻辑电平?TTL 与 COMS 电平能够直接互连吗? 答:常用逻辑电平:12V,5V,3.3V;TTL 和 CMOS 不行够直接互连,因为 TTL 是正在 0.3-3.6V 之间,而 CMOS 则是有正在 12V 的有正在 5V 的。CMOS 输出接到 TTL 是能够直接 互连。TTL 接到 CMOS 必要正在输出端口加一上拉电阻接到 5V 或者 12V。 cmos 的崎岖电等分别为:Vih=0.7VDD,Vil=0.3VDD;Voh=0.9VDD,Vol=0.1VDD, ttl 的为:Vih=2.0v,Vil=0.8v;Voh=2.4v,Vol=0.4v. 用 cmos 可直接驱动 ttl;加上拉电阻后,ttl 可驱动 cmos. 9. 奈何治理亚稳态? 答: 亚稳态是指触发器无法正在某个规则光阴段内到达一个可确认的形态。 当一个触发器 进入亚稳态时, 既无法预测该单位的输出电平, 也无法预测何时输出才干安定正在某个精确的 电平上。正在这个安定时候,触发器输出极少中心级电平,或者不妨处于振荡形态,而且这种 无用的输出电平能够沿信号通道上的各个触发器级联式撒播下去。 治理法子: 1 下降体例时钟频率 2 用响应更疾的 FF 3 引入同步机制,预防亚稳态撒播 4 改观时钟质地,用边沿转移疾捷的时钟信号 枢纽是器件操纵较量好的工艺和时钟周期的裕量要大. 10. IC 计划中同步复位与异步复位的区别。 答:同步复位,即是当复位信号有用且正在给定的时钟边沿到来时,触发器才被复位。换 一句话说,纵使复位信号有用,要是时钟脉冲边沿未到来,触发器也不会复位。异步复位则 区别,一朝复位信号有用,触发器就顷刻复位。 异步复位对复位信号条件较量高,不行有毛刺,要是其与时钟相闭不确定,也不妨闪现亚 稳态. 11. MOORE 与 MEELEY 形态机的特质。 答:两种外率的形态机是摩尔(Moore)形态机和米立(Mealy)形态机。摩尔有限状 态机输出只与目下形态相闭,与输入信号确当前值无闭,是庄重的现态函数。正在时钟脉冲的 有用边沿功用后的有限个门延后,输出到达安定值。纵使正在时钟周期内输入信号发作转移, 输出也会维系安定稳定。从时序上看,Moore 形态机属于同步输出形态机。Moore 有限状 态机最苛重的特性即是将输入与输出信号隔分开来。 Mealy 形态机的输出是现态和完全输入的函数,随输入转移而随时发作转移。从时序上 看,Mealy 形态机属于异步输出形态机,它不依赖于时钟。 14、众时域计划中,奈何统治信号跨时域.(南山之桥) 区别的时钟域之间信号通讯时必要举行同步统治,如许能够预防新时钟域中第一级触发 器的亚稳态信号对下级逻辑形成影响,个中关于单个担任信号能够用两级同步器,如电平、边 沿检测和脉冲,对众位信号能够用 FIFO,双口 RAM,握手信号等.跨时域的信号要进程同步器 同步,预防亚稳态撒播.比如:时钟域 1 中的一个信号,要送到时钟域 2,那么正在这个信号送到时 钟域 2 之前,要先进程时钟域 2 的同步器同步后,才干进入时钟域 2.这个同步器即是两级 d 触 发器,当时钟为时钟域 2 的时钟.如许做是怕时钟域 1 中的这个信号,不妨不知足时钟域 2 中触 发器的创修维系光阴,而发生亚稳态,由于它们之间没有势必相闭,是异步的.如许做只可预防 亚稳态撒播,但不行确保采进来的数据的精确性.是以通俗只同步很少位数的信号.比方担任 信号,或所在.当同步的是所在时,平常该所在应采用格雷码,由于格雷码每次只变一位,相当于 每次唯有一个同步器正在起功用,如许能够下降犯错概率,象异步 FIFO 的计划中,较量读写所在 的巨细时,即是用这种法子.要是两个时钟域之间传送大宗的数据,能够用异步 FIFO 来治理问 题. 15、给了 reg 的 setup,hold 光阴,求中心组合逻辑的 delay 边界.(飞利浦-大唐笔试) Delay period - setup – hold 16、 时钟周期为 T,触发器 D1 的寄存器到输出光阴最大为 T1max,最小为 T1min.组合逻 辑电途最大延迟为 T2max,最小为 T2min.问,触发器 D2 的创修光阴 T3 和维系光阴应知足什 么要求.(华为) T3setupT+T2max,T3holdT1min+T2min 17、给出某个平常时序电途的图,有 Tsetup,Tdelay,Tck-q,另有 clock 的 delay,写出决 定最大时钟的要素,同时给出外达式.(威盛 VIA 2003.11.06 上海笔尝尝题) T+TclkdealyTsetup+Tco+Tdelay; TholdTclkdelay+Tco+Tdelay; 18、说说静态、动态时序模仿的优谬误.(威盛 VIA 2003.11.06 上海笔尝尝题) 静态时序阐述是采用穷尽阐述法子来提取出全豹电途存正在的完全时序旅途,谋略信号正在 这些旅途上的撒播延时,查验信号的创修和维系光阴是否知足时序条件,通过对最大旅途延 时和最巷子径延时的阐述,寻找违背时序限制的失误.它不必要输入向量就能穷尽完全的途 径,且运转速率很疾、 占用内存较少,不光能够对芯片计划举行周密的时序效力查验,并且还可 应用时序阐述的结果来优化计划,以是静态时序阐述依然越来越众地被用到数字集成电途设 计的验证中. 动态时序模仿即是通俗的仿真,由于不不妨发生周备的测试向量,掩盖门级网外 中的每一条旅途.以是正在动态时序阐述中,无法闪现极少旅途上不妨存正在的时序题目; 19、一个四级的 Mux,个中第二级信号为枢纽信号 奈何改观 timing.(威盛 VIA 2003.11.06 上海笔尝尝题) 枢纽:将第二级信号放到结果输出一级输出,同时留心删改片选信号,确保其优先级未被 删改. 20、给出一个门级的图,又给了各个门的传输延时,问枢纽旅途是什么,还问给出输入,使 得输出依赖于枢纽旅途.(未知) 21、逻辑方面数字电途的卡诺图化简,时序(同步异步分别),触发器有几种(区别,便宜),全 加器等等.(未知) 22、卡诺图写出逻辑外达使.(威盛 VIA 2003.11.06 上海笔尝尝题) 23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和.(威盛) 卡诺图化简:平常是四输入,记住 00 01 11 10 程序, 0 1 3 2 4 5 7 6 12 13 15 14 8 9 11 10 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛笔试题 circuit design-beijing-03.11.09) 25、 To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain? 26、为什么一个准绳的倒相器中 P 管的宽长比要比 N 管的宽长比大?(仕兰微电子) 和载流子相闭,P 管是空穴导电,N 管电子导电,电子的迁徙率大于空穴,同样的电场下,N 管的电流大于 P 管,以是要增大 P 管的宽长比,使之对称,如许才干使得两者上升光阴低浸时 间相称、崎岖电平的噪声容限相同、充电放电的光阴相称 27、用 mos 管搭出一个二输入与非门.(扬智电子笔试) 28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time).(威盛笔试 题 circuit design-beijing-03.11.09) 29、画出 NOT,NAND,NOR 的符号,真值外,另有 transistor level 的电途.(Infineon 笔试) 30、 画出 CMOS 的图,画出 tow-to-one mux gate.(威盛 VIA 2003.11.06 上海笔尝尝题) 31、用一个二选一 mux 和一个 inv 告终异或.(飞利浦-大唐笔试) input a,b; output c; assign c=a?(~b):(b); 32、画出 Y=A*B+C 的 cmos 电途图.(科广试题) 33、用逻辑们和 cmos 电途告终 ab+cd.(飞利浦-大唐笔试) 34、画出 CMOS 电途的晶体管级电途图,告终 Y=A*B+C(D+E).(仕兰微电子) 以上均为 画 COMS 电途图,告终一给定的逻辑外达式 35、应用 4 选 1 告终 F(x,y,z)=xz+yz.(未知) x,y 动作 4 选 1 的数据采选输入,四个数据输入端分歧是 z 或者 z 的反相,0,1 36、给一个外达式 f=xxxx+xxxx+xxxxx+xxxx 用起码数目的与非门告终(实践上即是化 简). 化成最小项之和的样式后依据~(~(A*B)*(~(C*D)))=AB+CD


二维码
电话:400-123-4567
地址:广东省广州市天河区88号
Copyright © 2019彩票投注机械电子设计制造有限公司 版权所有
网站地图